【儀表網(wǎng) 儀表研發(fā)】二維層狀半導(dǎo)體材料得益于原子級(jí)薄的厚度，受到靜電場(chǎng)屏蔽效應(yīng)減弱，利用門(mén)電壓可對(duì)其電學(xué)性能進(jìn)行有效調(diào)控。利用二維層狀半導(dǎo)體材料構(gòu)建的多端憶阻晶體管(Memtransistor)可以模擬人腦中復(fù)雜的突觸活動(dòng)，有望應(yīng)用于未來(lái)非馮架構(gòu)的神經(jīng)形態(tài)計(jì)算等。此外，相比于平面構(gòu)型，二維納米功能材料通常具有開(kāi)放且潔凈的界面，使其能夠進(jìn)行任意垂直組裝，可實(shí)現(xiàn)硅基半導(dǎo)體工藝所不能兼容的多層向上集成范式，從而在單位面積內(nèi)沿z軸獲得更高密度集成。因此，基于垂直架構(gòu)的二維納米電子學(xué)器件，已成為當(dāng)前延續(xù)摩爾定律的重要研究方向之一。迄今為止，針對(duì)鐵電二維材料憶阻晶體管的研究仍然匱乏，尤其缺失具有垂直構(gòu)型的門(mén)電壓可調(diào)的憶阻器件的研究，主要原因在于傳統(tǒng)基于隧穿架構(gòu)的二維憶阻器難以在垂直方向兼具更高性能和有效柵極調(diào)控特性。
 

　　近日，中國(guó)科學(xué)院金屬研究所沈陽(yáng)材料科學(xué)國(guó)家研究中心與國(guó)內(nèi)多家單位合作，設(shè)計(jì)二維半導(dǎo)體與二維鐵電材料的特殊能帶對(duì)齊方式，將金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)與非隧穿型的鐵電憶阻器垂直組裝，首次構(gòu)筑了基于垂直架構(gòu)的門(mén)電壓可編程的二維鐵電存儲(chǔ)器。11月17日，相關(guān)研究成果以A gate programmable van der Waals metal-ferroelectric-semiconductor vertical heterojunction memory為題，在線發(fā)表在《先進(jìn)材料》(Advanced Materials)上。
 

　　科研團(tuán)隊(duì)使用二維層狀材料CuInP2S6作為鐵電絕緣體層，利用二維層狀半導(dǎo)體材料MoS2和多層石墨烯分別作為鐵電憶阻器的上、下電極層，形成金屬/鐵電體/半導(dǎo)體(M-FE-S)架構(gòu)的憶阻器；在頂部半導(dǎo)體層上方通過(guò)堆疊多層h-BN作為柵極介電層引入了MOSFET架構(gòu)。底部M-FE-S憶阻器件開(kāi)關(guān)比超過(guò)105，具有長(zhǎng)期數(shù)據(jù)存儲(chǔ)能力，且阻變行為與CuInP2S6層的鐵電性存在較強(qiáng)耦合(圖1)。此外，研究通過(guò)制備3×4的陣列結(jié)構(gòu)展示了該型鐵電憶阻器件應(yīng)用于存儲(chǔ)交叉陣列【crossbar array，實(shí)現(xiàn)隨機(jī)存取存儲(chǔ)器(RAM)的關(guān)鍵結(jié)構(gòu)】的可行性(圖2)。進(jìn)一步，研究在上方MOSFET施加?xùn)艠O電壓，有效調(diào)控了二維半導(dǎo)體層MoS2的載流子濃度(或費(fèi)米能級(jí))，從而對(duì)下方M-FE-S憶阻器的存儲(chǔ)性能進(jìn)行操控(圖3)。基于上述成果，科研人員展示了該型器件的門(mén)電壓可調(diào)多阻態(tài)的存儲(chǔ)特性(圖4)。
 

　　本研究展示的門(mén)電壓可編程的鐵電憶阻器有望在未來(lái)人工突觸等神經(jīng)形態(tài)計(jì)算系統(tǒng)中發(fā)揮重要作用，并或推動(dòng)基于二維鐵電材料制備多功能器件的開(kāi)發(fā)。此外，該工作提出的MOSFET與憶阻器垂直集成的架構(gòu)可進(jìn)一步擴(kuò)展到其他二維材料體系，從而獲得性能更加優(yōu)異的新型存儲(chǔ)器。
 

　　研究工作得到國(guó)家重點(diǎn)研發(fā)計(jì)劃“青年科學(xué)家項(xiàng)目”、國(guó)家自然科學(xué)基金青年科學(xué)基金項(xiàng)目/面上項(xiàng)目/聯(lián)合基金項(xiàng)目、沈陽(yáng)材料科學(xué)國(guó)家研究中心等的支持。
 

　　圖1.器件結(jié)構(gòu)設(shè)計(jì)及兩端鐵電憶阻器的存儲(chǔ)性能。a、器件結(jié)構(gòu)示意圖；b、器件的阻變行為；c、少層CuInP2S6的壓電力顯微鏡相位和幅值圖；d、器件在不同溫度下的輸運(yùn)行為；e、存儲(chǔ)器的數(shù)據(jù)保持能力測(cè)試；f、存儲(chǔ)器開(kāi)關(guān)比統(tǒng)計(jì)圖。

 

　　圖2.鐵電憶阻器存儲(chǔ)陣列演示。a、二維鐵電RAM結(jié)構(gòu)示意圖；b、CuInP2S6/MoS2界面的HAADF-STEM照片；c、3×4陣列的SEM圖像；d、局部放大圖；e、3×4陣列的光學(xué)照片；f-g、通過(guò)讀取3×4陣列中每個(gè)交叉點(diǎn)的高阻態(tài)和低阻態(tài)編碼的“I”“M”“R”的簡(jiǎn)化字母。

 

　　圖3.器件的可編程存儲(chǔ)特性。a、器件結(jié)構(gòu)示意圖；b、MoS2層的轉(zhuǎn)移特性曲線；c-d、異質(zhì)結(jié)的能帶結(jié)構(gòu)圖；e-f、通過(guò)施加門(mén)電壓實(shí)現(xiàn)了對(duì)存儲(chǔ)窗口從有到無(wú)的調(diào)控。

 

　　圖4.門(mén)電壓可編程存儲(chǔ)器的多阻態(tài)存儲(chǔ)特性。a-d、器件在不同門(mén)電壓下的存儲(chǔ)窗口；e、器件的多阻態(tài)存儲(chǔ)性能演示；f、柵極調(diào)控的耐疲勞特性。