第二部分 測(cè)試方法
一．耐電壓（HI.POT，ELECTRIC STRENGTH ，DIELECTRIC VOLTAGE WITHSTAND）KV
1.1 定義：于的端子間，例如：I/P-O/P，I/P-FG，O/P-FG 間，可耐交流之有效值，漏電流一般可容許10 毫安，時(shí)間1 分鐘。
1.2 測(cè)試條件：Ta：25 攝氏度；RH：室內(nèi)濕度。
1.3 測(cè)試回路：
1.4 說明：
1.4.1 耐壓測(cè)試主要為防止電氣破壞，經(jīng)由輸入串入之高壓，影響使用者安全。
1.4.2 測(cè)試時(shí)電壓必須由0V 開始調(diào)升，并于1 分鐘內(nèi)調(diào)至點(diǎn)。
1.4.3 放電時(shí)必須注意測(cè)試器之Timer 設(shè)定，于OFF 前將電壓調(diào)回 0V。
1.4.4 安規(guī)認(rèn)證測(cè)試時(shí)，變壓器需另行加測(cè)，室內(nèi) ，溫度25 攝氏度，RH：95 攝氏度，48HR，后測(cè)試變壓器初/次級(jí)與初級(jí)/CORE。
1.4.5 生產(chǎn)線測(cè)試時(shí)間為1 秒鐘。
二．紋波噪聲（漣波雜訊電壓）（Ripple & Noise）%，mv
2.1 定義：直流輸出電壓上重疊之交流電壓成份值（P-P）或有效值。
2.2 測(cè)試條件：
I/P：Nominal
O/P ：Full Load
Ta ：25℃
2.3 測(cè)試回路：
2.4 測(cè)試波形：
2.5 說明：
2.5.1 示波器之GND 線愈短愈好，測(cè)試線得遠(yuǎn)離PUS。
2.5.2 使用1:1 之Probe。
2.5.3 Scope 之BW 一般設(shè)定于20MHz，但是對(duì)于目前的網(wǎng)絡(luò)產(chǎn)品測(cè)試紋波噪聲將BW 設(shè)為。
2.5.4 Noise 與使用儀器，環(huán)境差異極大，因此測(cè)試必須表明測(cè)試地點(diǎn)。
2.5.5 測(cè)試紋波噪聲以不超過原規(guī)格值 +1%Vo。
三．漏電流（泄漏電流）（Leakage Current）mA
3.1 定義：輸入 一 機(jī)殼間流通之電流（機(jī)殼必須為接大地時(shí)）。
3.2 測(cè)試條件：
I/P：Vin max.×1.06（TUV）/60Hz
Vin max.（UL1012）/60Hz
O/P： No Load/Full Load
Ta：25℃
3.3 測(cè)試回路：
3.4 說明：
3.4.1 L，N 均需測(cè)。
3.4.2 UL1012 R 值為1K5。
TUV R 值為2K/0。15uF。
3.4.3 漏電流規(guī)格TUV：3.5mA，UL1012：5mA。
四．溫度測(cè)試（Temperature Test）
4.1 定義：溫度測(cè)試指PSU 于正常工作下，其零件或Case 溫度不得超出其材質(zhì)規(guī)格或規(guī)格定值。
4.2 測(cè)試條件：
I/P：Nominal
O/P：Full Load
Ta ：25℃
4.3 測(cè)試方法：
4.3.1 將Thermo Coupler（TYPE K）穩(wěn)固的固定于量測(cè)的物體上（速干、Tape 或焊接方式）。
4.3.2 Thermo Coupler 于末端絞三圈后焊成一球狀測(cè)試。
4.3.3 我們一般用點(diǎn)溫計(jì)測(cè)量。
4.4 測(cè)試零件：
熱源及易受熱源影響部分，例如：輸入端子、Fuse、輸入電容、輸入電感、濾波電容、橋整、熱敏、突波吸收器、輸出電容、輸出電容、輸出電感、變壓器、鐵芯、繞線、散熱片、大功率半導(dǎo)體、Case、熱源零件下之P.C.B.……。
4.5 零件溫度限制：
4.5.1 零件上有標(biāo)示溫度者，以標(biāo)示之溫度為基準(zhǔn)。
4.5.2 其他未標(biāo)示溫度之零件，溫度不超過P.C.B.之耐溫。
4.5.3 電感顯示個(gè)別申請(qǐng)安規(guī)者，溫升限制65℃Max（UL1012），75℃ Max（TUV）。
五．輸入電壓調(diào)節(jié)率（Line Regulation）, %
5.1 定義：輸入電壓在額定范圍內(nèi)變化時(shí)，輸出電壓之變化率。
Vmax-Vnor
Line Regulation（+）=------------------Vnor
Vnor-Vmin
Line Regulation（-）=------------------Vnor
Vmax-Vmin
Line Regulation=----------------Vnor
Vnor：輸入電壓為常態(tài)值，輸出為滿載時(shí)之輸出電壓。
Vmax：輸入電壓變化時(shí)高輸出電壓。
Vmin：輸入電壓變化時(shí)低輸出電壓。
5．2 測(cè)試條件：
I/P：Min./Nominal/Max
O/P：Full Load
Ta：25℃
5.3 測(cè)試回路：
5.4 說明：
Line Regulation 亦可直接Vmax-Vnor 與Vmin-Vnor 之±值以mV 表示，再配合Tolerance%表示。
六．負(fù)載調(diào)節(jié)率（Load Regulation）%
5.1 定義：輸出電流于額定范圍內(nèi)變化（靜態(tài)）時(shí)，輸出電壓之變化率。
|Vminl-Vcent|
Line Regulation（+）=------------------×99%
Vcent
|Vcent-VfL|
Line Regulation（-）=------------------×99%
Vcent
|VminL-VfL|
Line Regulation(%)=----------------×99%
Vcent
VmilL：最小負(fù)載時(shí)之輸出電壓
VfL：滿載時(shí)之輸出電壓
Vcent：半載時(shí)之輸出電壓
6.2 測(cè)試條件：
I/P：Nominal
O/P：Min./Half/Full Load
Ta：25℃
6.3 測(cè)試回路：
6.4 Load Regulation 亦可直接Vmin.L-Vcent 與Vcent-Vmax.之±值以mV 表示，再配合Tolerance%表示。